当光刻胶只剩30纳米：刻蚀选择比为什么成了芯片制造的命门
引言
2025年，台积电和三星的2纳米工艺相继进入风险试产。如果你以为这场竞赛的主角只是极紫外光刻机（EUV），那就忽略了另一道同样关键的隐形门槛——刻蚀选择比。
简单说，刻蚀就像在芯片上”挖坑”：用等离子体把不需要的材料轰掉，把需要保留的结构留下来。理想情况下，你应该只挖你想挖的地方，旁边的掩膜和底层材料纹丝不动。但现实中，等离子体不会那么听话，它总会顺手啃掉一点不该碰的东西。刻蚀选择比——目标材料与掩膜/底层材料的刻蚀速率之比——就是衡量”啃错程度”的核心指标。
过去十年，选择比从2:1爬到了10:1似乎也够用。但高数值孔径EUV（High-NA EUV）的到来，正在把这条底线彻底击穿。
光刻胶变薄的”连锁反应”
要理解选择比为什么突然变得这么要命，得从光刻胶（photoresist）说起。
光刻胶是涂在晶圆表面的感光材料，光刻机在上面画出电路图案，刻蚀机再把图案”刻”进下面的硅或介质层。关键问题是：光刻胶在后续刻蚀过程中也会被消耗。传统深紫外（DUV）光刻用的光刻胶可以涂到几百纳米厚，刻蚀时稍微消耗一点没关系。但EUV时代，光刻胶厚度被透镜的焦深（depth of focus）死死卡住了——光波长越短，焦深越浅，光刻胶就必须越薄，否则上下边缘都对不准焦。
到了High-NA EUV，情况进一步恶化。imec干法刻蚀研发工程师Philippe Bézard在一篇2026年的采访中说得直白：”我们用’厚’这个词形容30纳米的光刻胶——以前能从100纳米往下降，现在连30纳米都快保不住了。”而需要刻蚀的底层膜厚并没有变薄。过去如果光刻胶200纳米、要刻蚀100纳米的氧化硅，选择比2:1就够了——光刻胶消耗50纳米，还剩150纳米的安全余量。现在光刻胶只剩30纳米，同样刻100纳米，选择比至少要拉到10:1。一夜之间，业界被逼着把选择比翻了4到5倍。
刻蚀选择比：从物理到化学的博弈
刻蚀选择比不是一个纯化学问题，它是等离子体物理、表面化学和材料工程的交叉。
干法刻蚀（dry etching）的核心是等离子体——一种由电子、离子和中性自由基组成的”电离气体”。氟基气体（如CF₄、CHF₃、C₄F₈）刻蚀硅和氧化硅最有效，氯基气体（如Cl₂、BCl₃）则擅长对付金属层。刻蚀的驱动力来自两方面：化学反应——自由基与表面原子结合生成挥发性产物（如SiF₄）；物理轰击——高能离子加速撞击表面，把反应产物”砸”出来。
这两个机制的比例决定了刻蚀的各向异性（anisotropy）和选择比。纯化学刻蚀是各向同性的——会向四面八方挖，包括不该挖的方向，但选择比通常较高。纯物理轰击是高度各向异性的——只垂直往下挖，但对底层材料的选择比几乎为零，因为离子能量足够高时什么材料都照轰不误。实际工艺总是在两者之间找平衡：用化学组分提供选择比，用离子轰击控制方向性。
但高深宽比（high aspect ratio, HAR）结构让这个平衡更难维持。在3D NAND的垂直通道中，深宽比超过100:1，Plasma产生的离子在孔道深处会因”差分充电效应”而被偏转——孔底积累正电荷，孔顶积累负电荷，形成内建电场把后续离子挡回去。结果就是：孔底的刻蚀速率远低于孔顶，选择比在整个深度上不再均匀。
ALE：用”单原子层”思维打破选择比天花板
如果说传统反应离子刻蚀（RIE）是”用推土机挖地基”，那原子层刻蚀（Atomic Layer Etching, ALE）就是”用镊子一层一层揭”。
ALE的核心思想是将刻蚀拆成两个严格分离的步骤，每一步都设计为自限性（self-limiting）反应：
- 表面改性（modification）：向腔体通入第一种气体，使其仅在材料表面最顶层的若干原子层发生化学反应，形成一层改性层。一旦顶层反应完，反应自动停止——因为下层原子被改性层保护，无法接触反应气体。
- 去除（removal）：切换为第二种气体或低能离子轰击，精准去除刚才形成的改性层。去除同样自限——改性层被清掉后，暴露出的是未反应的原始材料表面，在低能量条件下不再被刻蚀。
因为每一步都自限，无论反应时间多长，每个循环最多只去除一层（或固定厚度的一层），从根本上杜绝了”啃过头”的可能。
以热ALE（T-ALE）中最经典的一个实验为例：交替通入三甲基铝（TMA）和氟化氢（HF）刻蚀氧化硅。仅用HF去除时，SiNₓ的刻蚀速率是1.06 Å/cycle，SiO₂只有0.2 Å/cycle——SiNₓ反而被优先刻蚀，这在实际工艺中通常是灾难。但在反应气体中添加氨气（NH₃）后，形势反转：SiO₂的刻蚀速率暴涨到8.83 Å/cycle，而SiNₓ几乎不再反应——选择比直接飙过1000:1。这种量级的反转，在传统等离子体刻蚀中几乎不可能实现。
等离子体ALE（P-ALE）则在速度和方向性上更胜一筹。以硅的P-ALE为例：先用Cl₂等离子体在硅表面形成氯化改性层，再用低能Ar⁺离子（控制在40-60 eV的”ALE窗口”内）轰击去除。低于40 eV时，改性层去除不完全；高于60 eV时，底层硅开始被物理溅射损伤。在这个精细窗口中，每个循环稳定去除2-3 Å硅，且对下层的氧化物掩膜几乎零损伤。
关键数据速览：不同材料的选择比极限
| 技术 | 目标/掩膜组合 | 选择比 | 条件 |
|---|---|---|---|
| T-ALE | SiO₂ / SiNₓ | > 1000:1 | TMA + HF + NH₃ |
| P-ALE | SiO₂ / poly-Si | 102.8 | HFE-347 mmy, 50-60V |
| P-ALE | Si₃N₄ / poly-Si | 188.6 | HFE-347 mmy, 50-60V |
| 传统RIE | SiO₂ / Si | 2:1 ~ 10:1 | 常规氟基等离子体 |
ALE的现实困境：快不了，也便宜不了
ALE虽然精度逆天，但两大短板让它暂时无法全面替代RIE。
第一是速度。每周期去除1-3 Å听起来精细，但换算下来100 nm的硅需要300-1000个循环才能刻完。加上每次气体切换和腔体稳定时间，总吞吐量（throughput）远低于传统连续刻蚀。在晶圆厂里，时间就是钱——一片晶圆的刻蚀步骤可能有几十道，每道慢几倍，整个产线的效率就被拖垮。
第二是成本与复杂性。P-ALE对气体切换精度（±0.5%）、腔体洁净度和离子能量控制的要求远高于常规刻蚀。而对于某些新材料组合——比如TiAlC和TiN这对DRAM外围晶体管的功函数金属——传统卤素气体根本无法区分，科学家不得不转而研发非卤素等离子体化学路线（N₂/H₂/O₂体系），通过调控表面化学键的选择性断裂来实现区分。一篇2025年的研究甚至为此构建了完整的三元刻蚀相图（ternary etching diagram），精确标定不同气体配比下的选择性区间。
Imec和Lam Research的工程师们正在尝试用机器学习和虚拟晶圆建模来加速工艺优化——Lam声称能在几天内完成相当于100万片虚拟晶圆的工艺窗口测试，这在物理实验上无论如何不可能做到。但Bézard也承认，机器学习目前只在”第三阶段”有效——即已有大量历史数据的成熟工艺优化。面对全新材料或全新集成方案，”机器还远不如人的直觉”。
延伸思考
刻蚀选择比的演进揭示了一个更底层的趋势：半导体制造的瓶颈正在从”能做多小”转向”能’干净’地区分多小”。光刻机决定了下限——能画多细的线；刻蚀机决定了上限——画出来的线能不能被完整地转移到硅里而不变形。
当选择比从2:1被逼到1000:1，我们看到的不仅是工艺参数的改进，更是一种制造哲学的转变：从”用力挖”到”一层一层揭”，从”容忍误差”到”追求完美”。在某种意义上，这跟从传统机械加工到原子层沉积的跨越如出一辙。当精度进入原子尺度，制造就变成了化学。
参考文献
- 曹勇， 高远， 王正铎 等. 原子层刻蚀：工艺、材料兼容性与应用研究进展[J]. 真空科学与技术学报, 2025, 45(11): 907-919. https://www.cpsjournals.cn/article/id/693274aa60b8f04d251ab9dd ↩
- SemiEngineering. Etch Processes Push Toward Higher Selectivity, Cost Control. 2026. https://semiengineering.com/etch-processes-push-toward-higher-selectivity-cost-control/ ↩
- Ren Q. A Comparative Review of RIE, ICP-RIE, and ALE: Dry Etching Technologies for Advanced Semiconductor Fabrication[J]. Theoretical and Natural Science, 2025, 120: 203-208. https://dx.doi.org/10.54254/2753-8818/2025.ad26235 ↩
- Controlling etch selectivity of TiAlC and TiN films in nonhalogen N-H-O plasmas. Applied Surface Science, 2025. https://www.sciencedirect.com/science/article/pii/S2468023025019169 ↩